AMD si prepara a compiere un nuovo salto generazionale con l'architettura Zen 6, e le prime indiscrezioni sul CCD (Core Complex Die) mostrano numeri particolarmente interessanti.
Secondo le informazioni condivise dal noto leaker HXL (@9550pro), il CCD di Zen 6 misurerà circa 76 mm², una dimensione solo leggermente superiore a quella dei CCD Zen 4 e Zen 5, ma con un incremento sostanziale in termini di risorse interne.
Il tutto sarà possibile grazie all'adozione del processo produttivo TSMC N2 (2 nm), basato sulla tecnologia NanoSheet.
AMD Zen 6 e il confronto con le passate generazioni
Il confronto con le generazioni precedenti mette in evidenza il progresso tecnologico. Zen 4 e Zen 5, realizzati rispettivamente su nodi N5 e N4, offrivano 8 core e 32 MB di cache L3 in un'area di circa 71-72 mm². Con Zen 6, AMD riuscirà a integrare 12 core e 48 MB di L3, ovvero il 50% in più di core e cache, mantenendo un'area del die quasi invariata.
L'aumento di superficie è infatti limitato a circa il 5-7%, un risultato notevole che dimostra l'elevata densità del nodo N2 di TSMC. AMD ha già confermato che i primi chip Zen 6 saranno utilizzati nei processori EPYC Venice, che rappresenteranno il debutto commerciale del processo N2. Successive indiscrezioni indicano che l'intera lineup Zen 6 dovrebbe sfruttare una variante N2P per i CCD, mentre l'IOD (I/O Die) rimarrà basato su N3P.
Le aspettative per AMD Zen 6 sono molto alte
Per quanto riguarda il mercato desktop, le aspettative sono elevate. Le CPU Ryzen Zen 6 potrebbero offrire miglioramenti IPC a doppia cifra, frequenze più alte, supporto a DDR5 più veloce, e configurazioni fino a 24 core e 48 thread grazie all'uso di due CCD.
È inoltre atteso un ulteriore passo avanti per la tecnologia 3D V-Cache, che dovrebbe arrivare alla sua terza generazione, aumentando ulteriormente le prestazioni in ambito gaming e carichi sensibili alla latenza della cache.
In ambito server, AMD starebbe preparando anche varianti Zen 6C, con die molto più grandi (circa 156 mm²) capaci di integrare 32 core e 128 MB di cache L3 per CCD, pensate per massimizzare la densità nei data center.
